반도체의 미래 (2) 초고직접 반도체

 

반도체의 집적도는 기업의 생산성과 직결되는 중요한 문제이다. 전 세계 반도체 파운드리 기업들은 앞다투어 반도체의 직접도를 올리려고 새로운 기술을 개발한다. 2021년 대만의 TSMC가 1nm급 미세회로 반도체를 개발했다고 발표했다. 또한 삼성은 3mm급 반도체 양산을 곧 앞두고 있다.

그렇다면 어떻게 이렇게 칩 안에 많은 반도체를 심을 수 있게 된 것일까? 최근 개발되고 있는 두가지 공정기술을 알아보자.

1. 초미세회로 패터닝

 

이때 사용되는 물질이 포토레지스트(photoresist)인데, 포토레지스트는 빛에 의해 화학적 변화를 일으키면서 굳거나 녹기 쉽게 변하는 감광액의 일종이다. 이것을 사용해서 회로의 밑그림을 그린다. 이때 사용하는 빛의 파장에 따라 회로의 두께가 결정된다. 그 빛의 종류는 점점 파장이 짧아지는 쪽으로 발전했다. 그 발전의 역사를 보자.

 

• G-line(436nm)과 I-line(365nm)
  • 1980년대
• 플루오린화크립톤(KrF, 248nm) & 플루오린화이르곤(ArF, 193nm)
  • 2000년대 개발
• 극자외선 (EUV, 13.5nm)
  • 2017년 네덜란의 ASML 이 개발. 지금까지 개발된 것 중 가장 파장이 짧다.

 

왜 파장이 짧으면 더 작은 회로를 그릴 수 있는 것일까? 원자의 전자는 에너지를 받으면 에너지 레벨이 올라간다. 그러면 낮은 에너지 준위에 전자들이 더 많이 들어갈 수 있다. 즉, 파장이 짧으면 빛이 가진 에너지가 커진다.이 EUV 장비가 개발되면서 7mm급, 5mm급 반도체 제조가 시작됐다. 기존 한계를 뛰어넘어 더 가는 회로를 가능케 한 것이다.

 

그래서 특히 EUV는 거의 모든 종류의 물질에서 빛을 흡수한다. ArF는 렌즈를 투과하기 때문에 렌즈를 써서 장비를 만들었지만 EUV는 렌즈를 투과하지 못하기 때문에 거울을 쓴다. 거울은 렌즈와 달리 ‘반사’하기 때문에 흡수가 문제되지 않는다.

 

반도체가 한정된 공간 안에 가능한 많이 들어가기 위해서는 소자들을 잇는 회로가 얇아지는 것이 중요하다. 반도체 공정 중 포토리소그래피(photolithography)라는 과정이 있다.

 

---

첫번째 문제점. 불순물로 인한 결함

그러나 여기에도 극복해야 할 문제는 존재한다. 웨이퍼는 패턴이 불순물에 의해 잘못 그려지면 그 웨이퍼를 완전히 버려야 하기 때문에 이 불순물로부터 마스크를 막고 수율을 높이기 위해서 진공에서 리소그래피를 진행하고 마스크 위에 펠리클을 사용해야 한다. 펠리클이란 마스크를 보호하는 얇은 보호막을 말한다.

 

EUV 리소그래피 공정을 진공에서 진행하고, 펠리클이라는 새로운 소재를 쓰는데도 불구하고 아직도 불순물로 인한 웨이퍼 결함 문제를 해결하지 못하고 있다.

두번째 문제. 매끄럽지 않은 표면

EUV는 파장이 짧은 만큼 빛 원자 하나하나의 에너지가 높다. 그래서 같은 에너지의 빛을 쏜다고 했을 때 그 안의 광자 수는 EUV가 다른 빛보다 훨씬 적다. 그러다 보니 EUV 빛으로 깎아낸 감광제 표면은 고르지 못하고 울퉁불퉁해진다는 문제가 있다. 심할 경우 불량품으로 처리된다.

 

---

2. 3차원 적층 패키징

반도체 직접도를 향상시키는 데 회로의 사이즈를 줄이는 방법만 있는 것은 아니다. 여러 개의 반도체 칩을 쌓는 ‘적층’ 방식도 있다. 

TSV(실리콘 관통전극)

반도체에 구멍을 뚫고, 구리 등의 도체를 채워서 전기적으로 연결하는 기술. 반도체 칩 적층 기술 줄 가장 잘 알려져 있다. 기판을 수평으로 나열해 금속 선으로 연결하는 것보다 공간을 효율적으로 사용할 수 있으며 기판으로부터 공급되는 전력을 제일 높은 층의 반도체까지 잘 전달 할 수 있다.

문제점:

두개의 칩이 맞닿는 접점의 개수가 적다. TSV에서는 위 아래로 연결된 금속 선을 서로 연결하기 위해 칩 사이에 마이크로범프라는 금속 소자를 이용하는데, 반도체 칩이 점점 더 작아지면 이 소자를 정확한 위치에 놓기 어렵다. 그러다 보니 접점의 개수가 줄어든다.

 

M3D(Monolithic 3D)

이런 마이크로범프의 단점을 개선하기 위해 아예 처음부터 한 층의 반도체 칩을 만든 후 그 위에 바로 또다른 반도체 칩을 만드는 방법이다. TSV보다 수백, 수천 배 많은 접점을 만들 수 있어서 전기신호 전달이 훨씬 잘 된다.

문제점:

그러나 여기에도 문제점이 존재한다. 반도체 칩 위에 바로 칩을 만들게 되면, 만드는 과정에서 발생하는 열에 의해 밑의 층의 반도체 칩이 손상될 수 있다. 그래서 아래층으로 열이 전달되지 않는 레이저를 이용한 M3D기술을 연구 중이다.

 

3D V-Cache

자료사진 출처: AMD 홈페이지

미국 반도체 설계 기업 AMD와 대만의 생산 기업 TSMC가 개발한 새로운 적층 기술이다. 각 반도체 칩을 따로 만들어 손상을 최소화시키고, 마이크로범프를 사용하지 않고 구리선으로 위아래 층을 이을 수 있다. AMD는 TSV보다 접점이 15배 높고, 전력 소모도 3분의 1로 줄였다.

 

출처:

(1) 디일렉 [영상] 반도체 EUV 얼마나 쓰일까? 리소그래피의 현재와 미래

(2) 동아사이언스, <반도체 세대교체>기사

 

반도체의 미래 시리즈:

반도체의 미래 (1) 메모리 반도체와 시스템 반도체